Bachelor thesis

FPGA CI/CD

SONAR|HES-SO

  • Sion : Haute Ecole d'Ingénierie, HES-SO Valais-Wallis, 2022

Bachelor of Science (BSc) HES-SO ingénieur·e en Systèmes industriels: Haute Ecole d'Ingénierie, HES-SO Valais-Wallis, 2022

French technique a été complétée par la méthode du DevOps visant à automatiser les processus de développements logiciels à l’aide de l’intégration continue (Continuous Integration) et de la distribution continue (Continuous Delivery). Ayant observé l’optimisation de ces pratiques, la Haute Ecole d’Ingénierie souhaite à présent mettre en oeuvre ces moyens pour des développements matériels.
L’objectif de ce travail est d’implémenter un pipeline automatisé pour un développement matériel, plus particulièrement pour un module de développement FPGA. Ce pipeline doit être adapté sur la plateforme d’hébergement GitLab avec l’outil GitLab-CI s’occupant de l’exécution des processus. Cet outil doit être installé sur une machine physique ayant l’environnement Windows. Trois flux de travail doivent être réalisés pour la construction du pipeline, la génération de fichiers VHDL, la simulation et la synthèse.
L’approche pour y parvenir consiste à dresser en premier lieu un état de l’art sur les logiciels EDA utilisés au sein du CI/CD. Une vue d’ensemble de toute l’automatisation du pipeline est ensuite réalisée dans le but d’implémenter le tout plus facilement. En parallèle, l’implémentation est élaborée processus par processus. A la fin, une preuve de concept est démontrée. Cette pratique du CI/CD a entièrement pu être réalisée pour un développement matériel. Des tests sur un projet concret ont été effectués pour le prouver.
Language
  • French
Classification
Computer science and technology
Notes
  • Haute Ecole d'Ingénierie Valais
  • Systèmes industriels - Systemtechnik
  • Infotronics
  • hesso:heivs
Persistent URL
https://sonar.rero.ch/global/documents/325314
Statistics

Document views: 66 File downloads:
  • Clivaz Xavier.pdf: 23